방열과 휨 감소를 위한 팬 아웃 웨이퍼 레벨 패키징 공정에 관한것으로서, 더욱 상세하게는 캐리어 위로 양면 점착테이프를 테이핑하는 단계(S10)와, 상기 양면 점착테이프 위로 실리콘 칩을 배열하는 단계(S20)와,상기 배열된 실리콘 칩을 에폭시 몰딩 컴파운드로 몰딩하는 단계(S30)와, 상기 몰딩 단계(S30)를 거쳐 형성된 에폭시 몰딩 컴파운드의 적층 높이를 실리콘 칩과 동일하게 유지하기 위하여 연마하는 폴리싱 단계(S40)와, 상기폴리싱 단계(S40)를 거쳐 실리콘 칩과 에폭시 몰딩 컴파운드의 적층 높이를 동일하게 유지하는 면 위로 접착층을 형성하는 단계(S50)와, 상기 접착층 위로 휨방지층을 형성하는 단계(S60)와, 상기 캐리어와 양면 점착테이프를 상기 실리콘 칩으로부터 분리하는 단계(S70)와, 상기 캐리어와 양면 점착테이프가 분리된 위치의 실리콘 칩에 재분배 층(60)을 형성하는 단계(S80)와, 상기 재분배 층에 솔더볼을 형성하여 웨이퍼를 이루는 단계(S90)와, 상기 웨이퍼를 바둑판상으로 절단하는 다이싱 단계(S100)를 포함하여 이루어지는 팬 아웃 웨이퍼 레벨 패키징 공정에 관한 기술